วารสารวิชาการเทคโนโลยีอุตสาหกรรม (J. Ind. Tech.) อยู่ในฐานข้อมูล Thai-Journal Citation Index Centre (TCI) กลุ่ม 1 (2564 - 2567) และ Asean Citation Index (ACI) มีค่า JIF = 0.094 และ T-JIF (3 ปีย้อนหลัง): 0.165 | The Journal of Industrial Technology (J. Ind. Tech.) is indexed in Thai-Journal Citation Index Centre (TCI) Tier 1 (2021 - 2024) and Asean Citation Index (ACI) with impact factor, T-JIF: 0.094 and 3-years T-JIF: 0.165

การออกแบบวงจรคูณสัญญาณแรงดันชนิด 4 ควอตแรนต์ แบบซีมอสโดยใช้เทคนิคกาลังสอง
ประเภทบทความ : บทความวิชาการ
หมวดหมู่ : วิศวกรรมไฟฟ้าและอิเล็กทรอนิกส์

บทคัดย่อ

บทความนี้นาเสนอการออกแบบวงจรคูณสัญญาณแรงดันแบบซีมอสโดยใช้เทคนิคกาลังสอง การทางานของวงจรจะอาศัยคุณสมบัติของ MOSFET ชนิดเอ็น (NMOS) และชนิดพี (PMOS) ที่มีการทางานในช่วงอิ่มตัวเป็นพื้นฐานในการออกแบบ ซึ่งมีความสัมพันธ์ระหว่างกระแสและแรงดันเป็นไปตามกฎกาลังสอง โดยที่วงจรจะมีการทางานในโหมดของแรงดันและสามารถทางานได้โดยใช้แหล่งจ่ายไฟเลี้ยงต่าเพียง ±1.2V วงจรมีค่าความสูญเสียรวมเท่ากับ 0.62 mW. ผลการเลียนแบบการทางานสามารถยืนยันสมรรถนะของวงจรได้โดยใช้โปรแกรม PSpice

 

Abstract

This article presents a design of CMOS voltage signal multiplier circuit using square technique. The operation principle of the circuit based on characteristic of NMOS and PMOS operate in saturation region. The realization method is based on the square-law characteristic. The proposed circuit operates in voltage mode. It operates with ±1.2V power supply. The circuit has lost total power dissipation 0.62 mW. The performances and simulation results of the circuit are discussed in detail and demonstrated by PSpice simulation program.

การอ้างอิงบทความ :
วันที่รับบทความ :
วันที่ปรับบทความ :
วันที่ตอบรับ :
วันที่เผยแพร่ออนไลน์ :
วันที่ตีพิมพ์วารสาร :
จำนวนผู้อ่านบทความ : 325

รับข่าวสารจากเรา

รับข่าวสารจากทางเรา ท่านจะสามารถเข้าถึงข่าวสารได้ก่อนใคร แค่เพียงใส่อีเมลของคุณ